## DIALOG(R)File 352:DERWENT WPI

(c) 1999 Derwent Info Ltd. All rts. reserv.

008793680

\*\*Image available\*\*

WPI Acc No: 91-297694/199141

XRPX Acc No: N91-228097

Active matrix liquid crystal display - has substrate covered with

polysilicon thin layer by CVD to form semiconductor layer and pixel

electrodes formed on insulating layers

Patent Assignee: SHARP KK (SHAF )

Inventor: MATSUSHIMA Y; SHIMADA T; TAKAFUJI Y

Number of Countries: 005 Number of Patents: 005

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

199141 B EP 450941 19911009 EP 91302937 A 19910403

US 5182620 A 19930126 US 91678077 A 19910402 H01L-027/01 199307

EP 450941 A3 19920805 EP 91302937 A 19910403 199336

B1 19960619 EP 91302937 A 19910403 G02F-001/136 199629 EP 450941

DE 69120329 E 19960725 DE 620329 19910403 G02F-001/136 199635

> EP 91302937 A 19910403

Priority Applications (No Type Date): JP 9090963 A 19900405

Cited Patents: NoSR.Pub; EP 321038; EP 369621; US 4704002

Patent Details:

Application Patent Patent Kind Lan Pg Filing Notes

US 5182620 A 10

EP 450941 B1 E 13

Designated States (Regional): DE FR GB NL

DE 69120329 E

Based on

EP 450941

Abstract (Basic): EP 450941 A

The active matrix display comprises a pair of insulated substrates having a matrix arrangement of pixel electrodes formed on the insulating layers and interconnected by image signal lines which are covered by an insulating layer. The pixel electrodes overlay the signal lines and make contact by protruding through the insulating layer.

Capacitors are used to retain the pixel electrode charge. The second insulating layer comprises a TFT used as a switch to selectively trigger pixel electrodes.

USE/ADVANTAGE - For large wall-hung TV display, for video camera colour viewfinder. Easier chip mounting. (8pp Dwg.No.1/6)

Title Terms: ACTIVE; MATRIX; LIQUID; CRYSTAL; DISPLAY; SUBSTRATE; COVER;

POLY; SILICON; THIN; LAYER; CVD; FORM; SEMICONDUCTOR; LAYER; PIXEL; ELECTRODE; FORMING; INSULATE; LAYER

Derwent Class: P81; U14

International Patent Class (Main): G02F-001/136; H01L-027/01

International Patent Class (Additional): G02F-001/13

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

03625924 \*\*Image available\*\* ACTIVE MATRIX DISPLAY DEVICE

PUB. NO.:

**03-288824** [JP 3288824 A]

PUBLISHED:

December 19, 1991 (19911219)

INVENTOR(s): SHIMADA NAOYUKI

MATSUSHIMA YASUHIRO

TAKATO YUTAKA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-090963 [JP 9090963]

FILED:

April 05, 1990 (19900405)

INTL CLASS:

[5] G02F-001/1333; G02F-001/136

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1329, Vol. 16, No. 121, Pg. 139,

March 26, 1992 (19920326)

## **ABSTRACT**

PURPOSE: To attain the set up of the area of picture element electrodes to a large value and to obtain the image quality of high aperture rate and high accuracy by forming an inter-layer insulating film on the whole surface of a signal line and an additional capacity common wiring and then forming the picture element electrodes on the insulating film.

CONSTITUTION: This active matrix display device is provided with a pair of insulating bases, the picture element electrodes 4 arrayed like a matrix on inside of either one of the bases 11 and the signal line wired between electrodes 4 to supply a video signal. The inter-layer insulating film 17 is formed on the whole surface of the signal line 2 and the electrodes 4 are formed on the layer 17. Thereby, it is unnecessary to consider a patterning error at the time of forming the electrodes 4 and the total area of the electrodes 4 can be increased. Since light leakage from a gap between the signal line 2 and the electrode 4 or a gap between the additional capacity wiring 8 and the electrode 4 can be prevented, the superposition of a light shielding film to these gaps is unnecessary. Thus, the aperture rate can be improved.

## 匈日本国特許庁(JP)

① 特許出願公開

#### 公開特許公報(A) 平3-288824

Solnt, Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)12月19日

G 02 F 1/1333

1/136

8806-2K 505 500 9018-2K

> 未請求 請求項の数 4 審查請求 (全9頁)

60発明の名称

アクテイプマトリクス表示装置

頭 平2-90963 20特

願 平2(1990)4月5日 22出

島 田 四発 明 者

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社 尚 幸

島 何発 明 者 松

浩 康

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

藤 ⑫発 明 者 髙

裕

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

シャープ株式会社 の出 願 人

大阪府大阪市阿倍野区長池町22番22号

秀策 個代 理 人 弁理士 山本

> 眲 細

### 1. 発明の名称

アクティブマトリクス表示装置

### 2. 特許請求の範囲

1. 一対の絶縁性基板と、該一対の基板の何れ か一方の基板内面にマトリクス状に配列された絵 素電極と、該絵素電極間に配線され映像信号を供 給する信号線と、を備えたアクティブマトリクス 表示装置であって、

該信号線上の全面に層間絶縁膜が形成され、該 層間絶縁膜上に該絵素選極が形成されているアク ティブマトリクス表示装置。

- 2. 前記絵素電径の一部が前記信号線の一部に 前記層間絶縁腹を介して重量されている、請求項 1に記載のアクティブマトリクス表示装置。
- 3. 一対の絶録性基板と、該一対の基板の何れ か一方の基板内面にマトリクス状に配列された絵 素電極と、該絵素電極間に配線され映像信号を供 給する信号線と、接絵素電極の電荷を保持するた めの付加容量と、該付加容量の一方の電径に接続

された付加容量共通配線と、を備えたアクティブ マトリクス表示装置であって、

該信号線上の全面に層間絶縁膜が形成され、該 層間絶録膜上に該絵素電極が形成され、該絵素電 径の一部が該付加容量共通配線の一部に重畳され ているアクティブマトリクス表示装置。

4. 前記一方の基板上に、半導体層、ゲート絶 緑膜、及びゲート電極が順次形成されたスタガ型 の薄膜トランジスタを有し、該薄膜トランジスタ のソース電極が前記信号線に接続され、抜薄膜ト ランジスタのドレイン電極が前記絵素電極に接続 されている、請求項1から3の何れかに記載のア クティブマトリクス表示装置。

### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜トランジスタ(以下では「TF T」と称す)等のスイッチング素子を有し、波晶 等を表示媒体として用いたアクティブマトリクス 表示装置に関する。

(従来の技術)

アクティブマトリクス型のLCDには、TFTアレイ部を駆動するためのICチップが実装される。しかし、小型で高精細な表示を行うアクティブマトリクス型のLCDでは、接続端子間の距離が非常に小さくなり、実装が困難となる。この点を解決するため、小型高精細のアクティブマトリクス型のLCDでは、TFTアレイが形成された

基板上の対向電径との間に液晶が封入され、絵素57が構成されている。また、TFT56と付加容量共通配線59との間に付加容量58が形成されている。付加容量共通配線59は、対向電径と同じ電位の電径に接続されている。

号のれたさりでは、 でしたでする。 を表示でする。 を表示でできる。 を表示でする。 を表示でする。 を表示でする。 を表示でする。 を表示でする。 を表示でする。 を表示でできる。 を表示でする。 を表示でする。 を表示できる。 を表示でを表示できる。 を表示できる。 を表示できる。 を表示できる。 を表示できる。 を表でできる。 を、 を、 を表でできる。 を表でできる。 を表でできる。 を表でできる。 を表でできる。 を表でできる。 を表で 基板上に駆動回路が形成される。

ソースパス配線 5 2 と、ゲートパス配線 5 1 、 5 1 と、付加容量共通配線 5 9 とに囲まれた矩形 の領域には、TFT 5 6、絵素 5 7、及び付加容 量 5 8 が設けられている。TFT 5 6 のゲート電程 ほはゲートパス配線 5 1 に接続されている。TFT はソースパス配線 5 2 に接続されている。TFT 5 6 のドレイン電径に接続された絵素電径と対向

の容量不足を補うために、各絵素 5 7 に並列に付加容量 5 8 が設けられているのである。付加容量 5 8 の一方の電径はTFT 5 6 のドレイン電径に接続されている。付加容量 5 8 のもう一方の電径は対向電径と同じ電位でなければならない。そのため、この電径は付加容量共通配線 5 9 を介して対向電径と同じ電位の電径に接続されている。

このような駆動回路一体型の多くのアクティブマトリクス表示装置では、TFTの半導体層として多結晶シリコンが用いられている。その理由は、電子及びホールの移動度が大きいこと、 n型及びp型のTFTが作製し得るのでCMOSの構成が可能であること等である。

# (発明が解決しようとする課題)

このような駆動回路一体型のアクティブマトリクス型のLCDでは付加容量が設けられているので、 絵素電径の表示に寄与する部分の面積が小さくなり、 表示画面の閉口率が低下するという問題点がある。 このような閉口率の低下を防止し、同時に信号遅延の生じない付加容量共通配線構造と

したアクティブマトリクス 表示装置が、 特額平 l -304402号に開示されている。

次に、 n \*又は p \*型の多結晶シリコンによって ゲートバス配線 1 、ゲート電極 3 a 及び 3 b 、並 びに容量用上部電極 6 が形成される。容量用上部 電極 6 と前述の容量用下部電極 5 との間で、付加

8はコンタクトホール7c上で幅が広されている。従って、ソースバス配線2はコンタクトホール7aを介して半導体層12に接続され、付加容量共通配線8はコンタクトホール7cを介して容量用上部電極6に接続置としてなる。付加容量共通配線8は表示装置としてない。 完成した後には、対向基板上の対向電極と同じ電位の電極に接続される。

更に、ITOから成る絵素電極4がパターン形成される。第5図に示すように、絵素電極4の一部はコンタクトホール7b上に延びている。従って、絵素電極4はコンタクトホール7bを介して半導体層12に接続される。さらにこの基板の全面に保護膜15が形成される。


このアクティブマトリクス表示装置の付加容量 2 7 は、容量用上部電極 6 と容量用下部電極 5 と の間に、薄いゲート絶録膜 1 3 を有しているので、 付加容量 2 7 の単位面積当りの容量を大きくする ことができる。従って、表示画面上に占める付加 容量 2 7 の面積を小さくすることができ、表示画 容量 2 7 が形成される。このゲート電極 3 a 及び 3 b をマスクとし、且つ、フォトリソグラフィ法によって形成されたレジストをマスクとして、半 導体層 1 2 のゲート電極 3 a 及び 3 b の下方以外の部分にイオン注入が行なわれる。これにより、TFTのソース・ドレイン領域が自己整合的に形成される。

この基板上の全面に絶縁層14が形成される。 次に、第5図に示すように3つのコンタクトホール7a、7b及び7cが形成される。コンタクトホール7a及び7bは、絶録層14及び前述のゲート絶録膜13を買いて、半導体層12及び京量用下部電径5上にそれぞれ形成される。コンタクトホール7cは、絶録層14を買いて容量用上部電径6の端部の上に形成される。

次に、ソースバス配線 2 及び付加容量共通配線 8 が、A 1 金属等の低抵抗の金属を用いて同時に形成される。第 5 図に示すように、ソースバス配線 2 はコンタクトホール 7 a 上で幅が広くなった形状に形成されている。また、付加容量共通配線

面の閉口率の低下を防止することができる。

表示画面の高精細化が更に進むと、 絵素電極を更に小さくすることが必要となる。 ところが、 ある程度以上絵素電極の面積が小さくなると、 絵素電極の大きさに比例して、ゲートバス配線 1 及びソースバス配線 2 の幅、 TFT25a、 25 bの大きさ等を小さくすることができなくなる。 従って、 表示画面が明日が生じる。



このように、小型高精細のアクティブマトリクス表示装置に於いては、開口率の低下による表示特性の低下が問題とされている。また、遮光膜の占める面積が大きい表示装置を投影型ディスプレイとして用いると、画像に遮光膜の黒い部分が現れるという問題点もある。

本発明はこのような問題点を解決するものであ り、本発明の目的は、大きな面積の絵素電極を有

の付加容量と、該付加容量の一方の電径に接続された付加容量共通配線と、を備えたアクティブマトリクス表示装置であって、該信号線上にの一面間地線膜が形成され、該機業電径の一部が該付加容量共通配線の一部に重量されており、そのことによって上記目的が達成される。

更に、前記一方の基板上に、半導体層、ゲート 絶縁膜、及びゲート電極が順次形成されたスタが 型の薄膜トランジスタを有し、該薄膜トランジス タのソース電極が前記信号線に接続され、 該薄膜 トランジスタのドレイン電極が前記絵素電極に接続されている構成とすることもできる。

### (作用)

従来のアクティブマトリクス表示装置では、信号線又は付加容量共通配線と絵素 電極との間には、 絶縁膜が設けられていないので、信号線又は付加 容量共通配線と絵素電極とは重ならないように形 成される必要がある。本発明のアクティブマトリ クス表示装置では、信号線又は付加容量共通配線 し、閉口率が大きく、しかも高精細な表示画面を 有するアクティブマトリクス表示装置を提供する ことである。

### (課題を解決するための手段)

本発明のアクティブマトリクス表示装置は、一対の絶縁性基板と、該一対の基板の何れた無理に正線されたので、該接素電極間に配線され映像信号を供給する信号線と、を構えたアクティブマトリクス表示装置であって、該信号線上の全面に層間絶縁膜上に該給素電極が形成される。

また、前記絵素電径の一部が前記信号線の一部に前記層間絶縁膜を介して重量されている構成とすることもできる。

また、本発明のアクティブマトリクス表示装置は、一対の絶縁性基板と、該一対の基板の何れか一方の基板内面にマトリクス状に配列された絵素電径と、該絵素電径間に配線され映像信号を供給する信号線と、該絵素電径の電荷を保持するため

## (実施例)

本発明を実施例について以下に説明する。

第1図に本発明のアクティブマトリクス表示装置のTFTアレイ部22の部分平面図を示す。第2図及び第3図に、第1図のⅡ-Ⅱ線及びⅢ-Ⅲ線に沿った断面図をそれぞれ示す。第1図、第2図及び第3図を参照しながら、本実時例を製造に従って説明する。がラス、石英等の透明地操性基板11上の全面に、後に半導体層12及びを量用下部電便5となる多結晶シリコン海膜をCV



D法によって形成した。本実施例の表示装置には スタガ型のTFTが用いられる。次に、CVD法、 スパッタリング法、又はこの多結晶シリコン薄膜 上面の熱酸化により、後にゲート絶縁膜13とな る絶縁膜を形成した。ゲート絶縁膜13の厚さは 100 mmである。次に、上記多結晶シリコン薄膜 及び絶録膜のパターニングを行い、半導体層12 及び容量用下部電径5を第1図に示す形状で形成 した。上述のゲート絶録膜13の形成を半導体層 12及び容量用下部電径5のパターン形成の後に 行ってもよい。また、絶縁膜の形成前に、多結晶 シリコン薄膜の結晶性を高めるため、レーザアニ ール、窒素雰囲気中でのアニール等の処理を行う ことも可能である。次に、容量用下部電径5の部 分にイオン注入を行い、低抵抗の容量用下部電径 5を得た。

次に、後にゲートバス配線1、ゲート電径3 a 及び3 b、並びに容量用上部電径6 となる多結晶 シリコン薄膜をC V D 法によって形成し、ドーピ ングを行った。これにより、低抵抗の多結晶シリ

平坦にすることができる。 絶録暦14の上面が平 坦であると、その上に形成される金属配線の断線 を防止することができる。第2図に示すように、 コンタクトホール7 a は絶録暦14及び前述のゲ ート絶録膜13を貫いて、半導体層12上に形成 されている。コンタクトホール7 c は、絶録層1 4を貫いて容量用上部電極6の端部の上に形成さ れている。

この基板上の全面に、シリコン酸化膜又はシリコン窒化膜をCVD法によって700mmの厚さに堆積させて絶縁層14を形成した。次に、第1図に示すように2つのコンタクトホール7a及び7cを形成した。絶縁層14として不純物をドープしたシリコン酸化膜を用いると、この不純物ドープシリコン酸化膜の飲化点が低いので、約1000℃に加熱することにより、絶録層14の上面を

ることになる。付加容量共通配線 8 は表示装置と して完成した後には、対向基板上の対向電極と同 じ電位の電極に接続される。

次に、この基板上の全面に、シリコン酸化膜又はシリコン窒化膜をCVD法によって堆積させて 層間絶縁膜17を形成した。次に、層間絶縁膜1 7にコンタクトホール7 bを形成した。第2図に示すように、コンタクトホール7 bは層間絶縁膜17、絶縁層14、及びゲート絶縁膜13を貫いて、半導体層12及び容量用下部電極5上に形成される。

更に、ITOから成る絵素電極4をパターン形成した。第1図に示すように、絵素電極4は、ソースパス配線2及び付加容量共通配線8上に重なるように形成されている。また、絵素電極4はコンタクトホール7b及び7c上、並びに付加容量27上にも形成されている。この絵素電極4はコンタクトホール7bを介して半導体層12に接続される。

本実施例では、絵素電径4とソースパス配線2、

及び絵素電径4と付加容量共通配線8とが、層間 絶縁膜17を介して重量されている。従って、絵 素電径 4 をソースパス配線 2 及び付加容量共通配 線8からの距離を考慮することなくパターン形成 でき、閉口率の高い表示装置が得られる。また、 絵素電径 4 とソースパス配線 2 との間、及び絵素 電径4と付加容量共通配線8との間からの光の灘 れは生じないので、遮光膜をこれらの部分に重量 して形成する必要がなくなる。このことによって も、開口率の高い表示装置が得られる。本実施例 では遮光膜はソースバス配線2及び付加容量共通 配線8の間の部分に重量して形成される。遮光膜 の編は、ソースパス配線2及び付加容量共通配線 8の間の部分の幅に、対向基板とアクティブマト リクス基板との間の重ね合わせの誤差を加えた大 きさでよいことになる。

第1 図の構成を有する本実施例のアクティブマトリクス表示装置について開口率を見積ると、 4 8 %となった。 これに対し、第5 図の構成を有する従来のアクティブマトリクス表示装置では、開

加容量共通配線 8 との間には、付加容量 2 7 と同様の機能を果たす寄生容量が形成されることになる。この寄生容量により、 桧素電極 4 に印加された映像信号の保持特性は、更に改善される。

更に、絵素電極4を、その絵素電極4の前段の 絵素電極4に接続されたゲートパス配線1上に重 ねた構成とすることもできる。この構成により、 絵素電極4の面積を大きくすることができ、開口 率を向上させることができる。また、絵素電極 4 とゲートバス配線1との間の光の漏れが生じない ので、遮光膜をこの部分に重畳して形成する必要 がなくなり、遮光膜と絵素電径4との重なりに起 因する開口率の低下が生じなくなる。また、ゲー トパス配線1は、絵素電係4に映像信号が入力さ れる間だけオン状態となり、それ以外の間は対向 電極と同じ電位に設定されている。 従って、 この 場合にも、絵素電径4とゲートパス配線1との間 に、付加容量27と同じ機能を果たす寄生容量が 形成される。この寄生容量により、絵素電極4に 印加された映像信号の保持特性は、更に改善され 口率は32%であった。このように本実施例では 閉口率が大幅に改善されていることがわかる。

本実施例では隣接する絵素電径4の間の幅は、 絵素電径4の形成に用いるプロセスによって決まる最小のぬき幅以上、即ち、絵素電径4間を電気 的に分離し得る最小の幅以上に設定すればよいことになる。

ろ。

### (発明の効果)


## 4. 図面の簡単な説明

第1図は本発明のアクティブマトリクス表示装置の1実施例に用いられるアクティブマトリクス 基板のTFTアレイ部の平面図、第2図は第1図のⅡ-Ⅱ線に沿った断面図、第3図は第1図のⅢ -Ⅲ線に沿った断面図、第4図は従来のアクティブマトリクス装置の平面模式図、第5図は第4図 の表示装置に用いられるアクティブマトリクス基 板のTFTアレイ部の部分平面図、第 6 図は第 5 図の VI - VI 線に沿った断面図である。


1 … ゲートバス配線、 2 … ソースバス配線、 3 a、 3 b … ゲート電極、 4 … 絵素電極、 5 … 容量用下部電極、 6 … 容量用上部電極、 7 a、 7 b、 7 c … コンタクトホール、 8 … 付加容量共通配線、 1 1 … 透明絶縁性基板、 1 2 … 半導体層、 1 3 … ゲート絶縁膜、 1 4 … 絶縁層、 1 7 … 層間絶縁膜、 2 2 … TFTァレイ部、 2 5 a、 2 5 b … TFT、 2 7 … 付加容量。

以 上


出願人 シャープ株式会社 代理人 弁理士 山本秀策





第 2 図



第3図







第 6 図

